Japanese

Moonshot Goal 6 "Development of Scalable Highly Integrated Quantum Bit Error Correction System" Moonshot Goal 6 QUBECS: Quantum Bit Error Correction System

Articles and Presentations

■ Original Article

1.  Maximilian Jakob Heer, Emanuele Del Sozzo, Keisuke Fujii and Kentaro Sano, "Novel Union-Find-based Decoders for Scalable Quantum Error Correction on Systolic Arrays", 2023 IEEE International Parallel and Distributed Processing Symposium Workshops (IPDPSW) 10.1109/ipdpsw59300.2023.00092 2.  Kazunori Maetani, Akinori Machino, Keisuke Koike, Shinichi Morisaka, Koichiro Miyanishi, Toshiki Kobayashi, Kenji Toyoda, Makoto Negoro, Takefumi Miyoshi and Ryutaro Ohira, "Application of RFSoC-based arbitrary waveform generator for coherent control of atomic qubits", Japanese Journal of Applied Physics, Vol. 63, Num. 7, (078001), 2024 10.35848/1347-4065/ad40ea

■ Invited Talk, Keynote Speech

1.  Takefumi Miyoshi, "A Challenge of Scalable Quantum Computing Control System", 2023 IEE International Symposium on Multiple-Valued Logic https://mvl.jpn.org/ISMVL2023/ 2. Kazutoshi Kobayashi, "Scalable Highly Integrated Quantum Bit Error Correction System by Classical Electronics", 2023 IEEE 15th International Conference on ASIC DOI: 10.1109/ASICON58565.2023.10396130 3. Kazutoshi Kobayashi, "Classical Electronics to Control Qubits and Correct Errors in Room-temperature and Cryogenic Environments", International Workshop on Quantum, Cryogenic and Supercondutive Computing, 2024/09, Fukuoka, Japan: Keynote 2, Quest-2024, Presentaion Material (PDF) 4. Akira Tsuchiya, "Cryogenic and RF Modeling of On-Chip Passive Devices for Quantum Computer", 2024 IEEE 17th International Conference on Solid-State and Integrated Circuit Technology https://www.icsict.com/Data/List/InvitedTalks 5.  三好健文："量子コンピューティングを支える技術への挑戦"、 第206回システムとLSIの設計技術研究発表会 (SLDM WIP Forum 2024） https://www.ipsj.or.jp/kenkyukai/event/sldm206.html 6. 小林 和淑：”誤り耐性量子コンピュータに向けたスケーラブルな高集積量子誤り訂正システムの開発”、低温工学・超電導学会 関西支部　2024年度第3回講演会（ご案内） 7. 新谷 道広：”Cryo-VLSI設計環境のためのトランジスタモデル開発”、電子情報通信学会 総合大会2025 （量子コンピューティングの潮流：回路・デバイスからアプリケーションまで） 8. 佐野 健太郎：”誤り耐性量子計算機のための誤り訂正アルゴリズムと FPGA によるバックエンドシステム”、電子情報通信学会 総合大会2025 （量子コンピューティングの潮流：回路・デバイスからアプリケーションまで）

■ Oral Presentation (with review)

1. 杉谷 昇太朗： Shotaro Sugitani, Ryuichi Nakajima, Takafumi Ito, Jun Furuta, Kazutoshi Kobayashi, Mathieu Louvat, Francois Jacquet, Jean-Christophe Eloy, Olivier Montfort, Lionel Jure and Vincent Huard, "Radiation Hardness Evaluations of a Stacked Flip Flop in a 22nm FD-SOI Process by Heavy-Ion irradiation", IOLTS 2023 https://doi.org/10.1109/IOLTS59296.2023.10224879 2.  谷 唯紀： Yuiki Tani and Yasunori Osana, "A 100GPS－ready Low Latency on-Chip Router for FPGA clusters", ICCE 2024 (IEEE 42nd International Conference on Consumer Electronics) DOI: 10.1109/ICCE59016.2024.10444199 3.  松尾 亮祐： Ryosuke Matsuo, Rudy Raymond, Shigeru Yamashita and Shin-Ichi Minato, "Optimizing Decision Diagrams for Measurements of Quantum Circuits", 29th Asia and South Pacific Design Automation Conference, 2024 DOI: 10.1109/ASP-DAC58780.2024.10473869 4.  新谷 道広： Michihiro Shintani, Tetsuro Iwasaki and Takashi Sato, "Gaussian process-based device model toward a unified current model across room to cryogenic temperatures", IEEE International Conference on Microelectronic Test Structures, 2024 DOI: 10.1109/ICMTS59902.2024.10520702 5.  土谷 亮： Akira Tsuchiya, "Mean-Free-Path-Based Evaluation of Size Effect and Anomalous Skin Effect in On-Chip Interconnects under Cryogenic Environment", 28th IEEE Workshop on Signal and Power Integrity, 2024 DOI: 10.1109/SPI60975.2024.10539203 6.  Takuma Kawakami, Takashi Sato and Hiromitsu Awano, "Random Telegraph Noise Observed on 65-nm Bulk pMOS Transistors at 3.8K", ESSERC 2024 https://www.esserc2024.org/ 7.  Shin Taniguchi and Michihiro Shintani, "Evaluation of BSIM4 Model at Cryogenic Temperature Using 65 nm Bulk Transistors", International Meeting for Future of Electron Devices (IMFEDK) 2024 https://www.ieee-jp.org/section/kansai/chapter/eds/imfedk/Dir2024/Program/IMFEDK2024_Final_Program2.pdf 8.  Shin Taniguchi and Michihiro Shintani, "Evaluation of BSIM4 Model at Cryogenic Temperature Using 65 nm Bulk Transistors", International Meeting for Future of Electron Devices (IMFEDK) 2024 https://www.ieee-jp.org/section/kansai/chapter/eds/imfedk/Dir2024/Program/IMFEDK2024_Final_Program2.pdf

■ Oral Presentation (without review)

1.  松尾 亮祐、”量子回路の観測のための決定グラフの最適化”、情報処理学会・第９回量子ソフトウエア研究発表会 2023 https://www.ipsj.or.jp/kenkyukai/event/qs9.html 2. 友利 壮敦、”Kyokko の通信レイテンシ性能評価”、電子情報通信学会・技術研究報告 (リコンフィギャラブルシステム)、 2023, https://ken.ieice.org/ken/paper/20230804sCvZ/  3. 三好 健文： Takefumi Miyoshi, "The Challenge of Realizing a Scalable and Flexible Quantum Computer Control Systems Using Multiple FPGAs", 1st Workshop on FPGA Technology for Quantum Computing 2023 (held in conjunction with FPL2023), https://2023.fpl.org/home  4. 谷 唯紀、 ”１００Gbps対応の低遅延なFPGAクラスタ向けオンチップルータ”、電子情報通信学会・技術研究報告 (リコンフィギャラブルシステム), 2023 https://ken.ieice.org/ken/paper/20230914qCwX/  5.  Nilton Filho,  ”マイクロ波入出力を使った量子ビットエミュレーション方式の検討”、第10回量子ソフトウェア研究発表会, 2023, ISSN: 2435-6492 6. 前谷 和徳、"RFSoCを活用した冷却イオン量子ビットのコヒーレント制御"、　電子情報通信学会・技術研究報告 (リコンフィギャラブルシステム) , 2023, VLD2023-52 7. 青山 連、”誤り耐性量子コンピュータに向けた22nmバルクプロセスによる上面符号用エラー訂正復号器の設計”、　電子情報通信学会 VLSI設計技術研究会（VLD）　２０２３年１１月研究会 VLD2023-38  8.  小山　雄輝、 "量子コンピュータ制御装置のASIC化に向けた10GbpsクラスDeserializerの開発"、電子情報通信学会 VLSI設計技術研究会（VLD）　２０２３年１１月研究会 9. 町野 明徳、大平 龍太郎、”ロバスト最適化された動的デカップリングの超伝導量子ビットでの実装”、 第49回量子情報技術研究会 (QIT49), 2023 https://ken.ieice.org/ken/paper/202312195c0x/  10.  三好 健文、”超伝導量子ビット制御のためのフィードバック処理の低レイテンシ化の検討”、電子情報通信学会リコンフィギャラブル研究会 1 月研究会, 2024 https://ken.ieice.org/ken/download/20240129Qc0m/ 11.  今川 隆司、”極低温下で動作する信号処理ASICの実現に向けたFPGA向けデザインのマイグレーション”、電子情報通信学会リコンフィギャラブル研究会 2 月研究会、2024 https://ken.ieice.org/ken/paper/20240129lcaQ/  12.  玉城 玖之、”KyokkoへのCRCによるエラー検出機能の実装”、電子情報通信学会技術研究報告 (リコンフィギャラブルシステム), 2024 https://ken.ieice.org/ken/paper/20240129Jcaa/ 13.  根来 誠： Makoto Negoro et al., "Experimental demonstrations of broadband quantum controls of superconducting qubits with QuBE (Qubit-controller", APS March Meeting 2024 https://meetings.aps.org/Meeting/MAR24/Session/D49.5 14.  隅田 土詞： Toshi Sumida et al., "QuBE: a Qubit-controller with Broadband Electronics", APS March Meeting 2024 https://meetings.aps.org/Meeting/MAR24/Session/D49.4  15.  大塩 達也、大平 龍太郎、 ”イオンの高速シャトリングのための電圧制御系の構築”、日本物理学会　春季大会, 2024 https://onsite.gakkai-web.net/jps/jps_search/2024sp/data2/html/program01.html 16.  谷口 真、新谷 道広、”65nm バルクトランジスタを用いた極低温環境下における BSIM4 の評価”、　電子情報通信学会 VLSI 設計技術研究会, 2024 https://ken.ieice.org/ken/paper/20240718Ucdv/  17.  友利 壮敦、長名 保範： ”FPGAクラスタ向け多対多シリアルインタコネクトの通信プロトコルの検討”、電子情報通信学会技術研究報告 (リコンフィギャラブルシステム), 2024 https://ken.ieice.org/ken/download/202406101cdE/ 18.  佐野 健太郎、”将来の高性能計算機：古典から量子まで”、第10回NEDIA 電子デバイスフォーラム京都, 2023 https://www.nedia.or.jp/info/ddf10_report　https://www.nedia.or.jp/jigyou/seminar/12811 19.  富永 孝太郎、”低温・低電圧動作によるCMOSインバータの3値論理特性”、DAシンポジウム2024 http://www.sig-sldm.org/das/program.html  20.  王 若泰、”誤り耐性量子コンピュータの実現に向けた表面符号デコーダの極低温CMOS集積回路による実装検討”、DAシンポジウム2024 http://www.sig-sldm.org/das/program.html 21.  川上 拓真、”4.2Kでの65nmバルクpMOS トランジスタにおけるランダムテレグラフノイズの評価”、DAシンポジウム2024 http://www.sig-sldm.org/das/program.html  22.  青山 連、”貪欲法を用いた表面符号向けエラー訂正復号器の FGPA・ASIC 実装”、DAシンポジウム2024 http://www.sig-sldm.org/das/program.html 23.  Telefumi Miyoshi, "Toward a Scalable and Heterogeneous Qubit Controller System", Quantum software, middleware, and controller for near-term quantum computing systems, 2024, Osaka University. https://x.com/Q_Portal_/status/1841696558334857432 24.  岩崎　哲朗、”スパースガウス過程回帰に基づく極低温トランジスタ電流モデリンク”、　デザインガイア2024 https://www.ipsj.or.jp/kenkyukai/event/sldm207.html  25.  植田 達也、”極低温状態での集積回路内配線におけるサイズ効果が遅延時間に与える影響”、　デザインガイア2024 https://www.ipsj.or.jp/kenkyukai/event/sldm207.html  26.  Telefumi Miyoshi, "A Blueprint of Scalable Heterogeneous Controller System for Various Quantum Computer", IEEE 43rd International Conference on Consumer Electronics https://icce.org/2025/  27.  Telefumi Miyoshi, "Cryo-Compact Modeling Based on Sparse Gaussian Process", Asia and South Pacific Design Automation Conference (ASP-DAC) 2025 https://www.aspdac.com/aspdac2025/pdf/final_program.pdf  28.  Tetsuro Iwasaki, "Challenges in Developing Practical Qubit Control Systems", Asia and South Pacific Design Automation Conference (ASP-DAC) 2025 https://www.aspdac.com/aspdac2025/pdf/final_program.pdf  29.  Dondee Navarro, "Physics-based Modeling to Extend a MOSFET Compact Model for Cryogenic Operation", Asia and South Pacific Design Automation Conference (ASP-DAC) 2025 https://www.aspdac.com/aspdac2025/pdf/final_program.pdf 30.  Takuma Kawakami, "Random Telegraph Noise Observed on 65-nm Bulk pMOS Transistors at 3.8K", Asia and South Pacific Design Automation Conference (ASP-DAC) 2025 https://www.aspdac.com/aspdac2025/pdf/final_program.pdf 31.  青山 連、”貪欲法を用いた表面符号向けエラー訂正復号器のRTLと動作合成によるASICへの実装”、 2025 IEICE-RECONF/VLD 32.  佐方 美月、”量子誤り訂正むけFPGAクラスタのためのパケットアグリゲータの開発”、 2025 IEICE-RECONF/VLD 33. 大平 龍太郎、”異種量子ハードウェア対応制御システムの実現に向けた開発の進展”、第72回応用物理学会春季学術講演会 34. 田畑 順正、”Altera OFS 対応 Ethernet Controller の実装”、電子情報通信学会技術研究報告 2025　(コンピュータシステム) 35. 田中 創、”高速シリアル通信コントローラ Kyokko の Lattice FPGA 向け実装”、電子情報通信学会技術研究報告 2025　(コンピュータシステム) 36. 馬島 侑希、”FPGAアクセラレータにおけるFPGAのソフトエラー対策機構の考案”、電子情報通信学会技術研究報告 2025　(コンピュータシステム)

■ Poster Presentation

1.  杉谷 昇太朗、小林 和淑ほか、”22nmFDSOIプロセスで試作したスタック型フリップフロップのソフトエラー耐性の実測評価”、LSIとシステムのワークショップ2023 https://pdf.gakkai-web.net/ieice/icd/doc/LSI-WS_Poster_Program_rev3.pdf 2. 中島 隆一、小林 和淑ほか、”PMOSおよびNMOSトランジスタを独立させたソフトエラー感度の測定手法”、LSIとシステムのワークショップ2023 https://pdf.gakkai-web.net/ieice/icd/doc/LSI-WS_Poster_Program_rev3.pdf 3. 中島 隆一、小林 和淑ほか、”22nm/65nmのFD-SOIプロセスで試作したガードゲートフリップフロップのソフトエラー耐性の実測評価”、LSIとシステムのワークショップ2023 https://pdf.gakkai-web.net/ieice/icd/doc/LSI-WS_Poster_Program_rev3.pdf 4. Takefumi Miyoshi et al., "A Fully Pipelined Architecture of Quantum-Classical Interface for Realizing FaultTolerant Quantum Compute", IEEE International Conference on Quantum Computing and Engineering (QCE) 2023 DOI: 10.1109/QCE57702.2023.10263 5.  Maximilian Jakob Heer, Jan-Erik R. Wichmann and Kentaro Sano , "Achieving Scalable Quantum Error Correction with Union-Find on Systolic Arrays by using Multi-Context Processing Elements", IEEE Quntum Week, 2023 10.1109/QCE57702.2023.10224 6.  大平 龍太郎、”RFSoCを活用した冷却イオン量子ビットのコヒーレント制御”、1st International Workshop on Information Engineering(QIE2023) https://ken.ieice.org/ken/download/202311168CYB/ 7.  Ryutaro Ohira, "QuEL-1:A Scalable Quantum Control System for Superconducting Qubits", Quantum Innovation 2023 8. Tatsuya Oshio, "Development of an ion-shuttling system for the QCCD architecture", Quantum Innovation 2023 9. 青山 連、”誤り耐性量子コンピュータに向けた22nmバルクプロセスによる上面符号用エラー訂正復号器の設計”、電子情報通信学会 VLSI設計技術研究会（VLD）, 2023 https://ken.ieice.org/ken/paper/202311151CYT/　 10.  長名 保範、”高性能FPGAクラスタへ向けたEnhernetレイヤの性能測定”、第248回システム・アーキテクチャ・第205回システムとLSIの設計技術・第65回組み込みシステム合同発表会, 2023 11.  松尾 亮祐、”超伝導量子ビットのための低コスト制御回路アーキテクチャ”、LSIとシステムのワークショップ2024 12.  Ryosuke Matsuo et al., "Succinct pulse generator architecture maximizing gate fidelity for superconducting quantum computers", 61th Design Automation Conference 2024 https://arxiv.org/html/2312.08699v2 13.  Toshi Sumida et al., "QuEL-1: a qubit-controller with broadband electronics", Swiss-Japanese Quantum Symposium 2024 https://meetings.aps.org/Meeting/MAR24/Session/D49.4 14.  三好 健文、”拡張可能なマイクロ波制御イオントラップ量子コンピュータ制御装置の構成方式の検討”、 第50回量子情報技術研究会（QIT50）, 2024 https://ken.ieice.org/ken/paper/20240528uc38/ 15. Takashi Imagawa et al., "A Power Reduction Scheme by Arithmetic Format Conversion for a DSP to Estimate Qubit States Under 4K Cryogenic Environment", IEEE International Conference on Quantum Computing and Engineering–QCE24. https://qce.quantum.ieee.org/2024/wp-content/uploads/sites/8/2024/09/QCE24-Final-Poster-Presentation-Schedule.pdf 16. Takefumi Miyoshi et al., "A Microwave-based QCCD Trapped-Ion Quantum Computer with Scalable Control System", IEEE International Conference on Quantum Computing and Engineering–QCE24. https://qce.quantum.ieee.org/2024/wp-content/uploads/sites/8/2024/09/QCE24-Final-Poster-Presentation-Schedule.pdf 17. Ryosuke Matsuoi et al., "Cost-effective pulse generator architecture maximizing gate fidelity for superconducting quantum computers", IEEE International Conference on Quantum Computing and Engineering–QCE24. https://qce.quantum.ieee.org/2024/wp-content/uploads/sites/8/2024/09/QCE24-Final-Poster-Presentation-Schedule.pdf 18.  Jan Erik Reinhard Wichmann et al., "Connecting Physical Qubits to Quantum Error Correction Backends using Regular Etherneｔ", IEEE International Conference on Quantum Computing and Engineering–QCE24. https://qce.quantum.ieee.org/2024/wp-content/uploads/sites/8/2024/09/QCE24-Final-Poster-Presentation-Schedule.pdf 19.  Ruotai Wang et al., "Exploring Surface Code Decoding via Cryo-CMOS for Fault-Tolerant Quantum Computers", IEEE International Conference on Quantum Computing and Engineering–QCE24. https://qce.quantum.ieee.org/2024/wp-content/uploads/sites/8/2024/09/QCE24-Final-Poster-Presentation-Schedule.pdf 20. Junichiro Kadomoto et al., "Preliminary Design Space Exploration for ASIC Implementation of Control Systems in Fault-Tolerant Quantum Computers", IEEE International Conference on Quantum Computing and Engineering–QCE24. https://qce.quantum.ieee.org/2024/wp-content/uploads/sites/8/2024/09/QCE24-Final-Poster-Presentation-Schedule.pdf  21. 小山 雄輝、 ”量子コンピュータ正業チップ検証用受信回路”、第14回d.lab-VDECデザインアワード http://www.vdec.u-tokyo.ac.jp/DesignersForum/Forum24.html 22. 岩瀬 朝生、 ”極低温環境に最適なGain Cell DRAM”、第14回d.lab-VDECデザインアワード http://www.vdec.u-tokyo.ac.jp/DesignersForum/Forum24.html 23. Y. Higa et al., A Lossless-Ethernet-based interconnect for FPGA clusters toward FTQC", IEEE CLUSTER 2024 https://clustercomp.org/2024/program/ 24.  Jan Erik Reinhard Wichmann et al., "Scalable Connection of Qubits to Quantum Error Correction Systems using Ethernet", IEEE CLUSTER 2024" https://clustercomp.org/2024/program/ 25.  Ryutaro Ohira et al., "Towards a control system for quantum computers across diverse physical platforms", QUANTUM INNOVATION 2024. https://quantum-innovation2024.jp/program/files/Proceedings_QI2024.pdf  26.  岩瀬 朝生、”極低温環境に最適なGain Cell DRAM”、情報処理学会　システムとLSIの設計技術（SLDM）研究会 https://www.ipsj.or.jp/kenkyukai/event/sldm206.html 27.  岩崎 哲朗、”スパースガウス過程回帰に基づく極低温CMOSコンパクトモデリング”、情報処理学会　システムとLSIの設計技術（SLDM）研究会 https://www.ipsj.or.jp/kenkyukai/event/sldm206.html 28.  Junichiro Kadomoto et al., ”Preliminary Design Space Exploration for ASIC Implementation of Control Systems in Fault-Tolerant Quantum Computers”、IEEE International Conference on Quantum Computing and Engineering–QCE24 https://qce.quantum.ieee.org/2024/wp-content/uploads/sites/8/2024/08/QCE24-Poster-Presentation-Schedule-v67.pdf

■ Other publications(Review articles, Books)

1.  Ryosuke Matsuo, Kazuhisa Ogawa, Hidehisa Shiomi, Makoto Negoro, Takefumi Miyoshi, Michihiro Shintani, Hiromitsu Awano, Takashi Sato and Jun Shiomi, "SPulseGen: Succinct pulse generator architecture maximizing gate fidelity for superconducting quantum computers", arXiv, 2023 https://doi.org/10.48550/arXiv.2312.08699 2.  栗本　佳典、”量子コンピュータの実用化を支える量子ビットコントローラ”、 電気学会誌　2024年9月 https://www.jstage.jst.go.jp/article/ieejjournal/144/9/144_589/_article/-char/ja 3. 小田　航大：”採用2年目の活動報告～低温技術習得に向けた奮闘記～”、KEK Proceedings (技術交流会・技術セミナー報告書)、令和6年度KEK技術交流会

■ Awards

1.  Yuiki Tani, "A 100Gbps-Ready Low Latency On-Chip Router for FPGA Clusters", The 2024 IEEE International Conference on Consumer Electronics. ICCE 2024 Best Session Presentation Award 2.  岩崎 哲朗、「スパースガウス過程回帰に基づく極低温CMOSコンパクトモデリング」、情報処理学会 システムとLSIの設計技術研究会(SLDM) Work-in-progress(WIP) 2024 IEEE CASS Kansai Chapter Best Student Presentation Award

■ Press release

1.  新谷 道広、「京都工芸繊維大学とキオクシア（株）クロスアポイントメント協定を締結」　2024年5月17日